排序方式: 共有7条查询结果,搜索用时 272 毫秒
1
1.
设计了一种Ka波段11.25°数字移相器。采用一前一后加载支线的方式,在Ka波段内研制出11.25°数字移相器。该移相器在30~31GHz工作频带内,驻波比小于1.65,插入损耗小于3dB,固定相移11.25°,相位精度达到±3°。 相似文献
2.
LTC1290及其在织机经纱张力采集中的应用 总被引:1,自引:0,他引:1
详细介绍了数据采集芯片LTC1290的内部结构、引脚功能及工作时序。给出了LTC1290采集参数的设置方法。并以实际应用为例,给出了它与微处理器MC68331的接口电路以及经纱张力数据采集流程图。 相似文献
3.
分析了相位检波技术测试相位噪声的工作原理和锁相环在电路中的工作机理,给出了锁相环对相位噪声测试影响的转移函数,通过对环路修正前和修正后的实际测试曲线的比较,很容易看出环路噪声压缩的影响。明确了在实际测试中,必须对锁相环带宽内的相位噪声曲线进行修正。通过分析可以看出,用相位检波器方法使相位噪声测试由测信号相位起伏变成测电压起伏,用锁相技术使压控参考源与被测源同频,并可有效地对锁相带宽内噪声抑制进行修正,改进了相位噪声测试的方法。 相似文献
4.
5.
以毫米波段MEMS移相器为研究对象,提出一种直接面向设计参数的建模方法。该方法直接选取分布式RF MEMS移相器的关键设计参数作为建模目标,通过HFSS仿真获得人工神经网络建模的样本数据,并使用三种神经网络对移相器的S参数及设计参数进行建模。实验结果表明,与HFSS仿真数据相比,面向设计参数直接建模的方法对于移相器中心频率f0、10dB带宽B和插入损耗最小值(33~37GHz)建模误差绝对值均值分别在0.094~0.171GHz、0.085~0.159GHz和0.040~0.048dB之间。相比于基于S参数间接建模方法的准确率均至少提高了50%。 相似文献
6.
全加器是算术运算的基本单元,设计结构简单的全加器有利于缩小数字自理芯片的面积。根据最新的XOR门结构设计了一种新的全加器,这种结构的一位全加器只用20只MOS管,对这种新的全加器,用PSPICE进行了晶体管级模拟。结果显示,这种新的全加器能正确完成加法器的逻辑功能。 相似文献
7.
基于对集成电路设计的重新认识,提出了“设计就是软件”的新概念。从美日半导体争夺战的技术背景、半导体产业结构的演变、半导体技术的物理基础及其未来发展等几个层次上讨论了设计的重要性,进一步阐述了“设计就是软件”这一新概念。通过对国内外半导体芯片设计业的对比,指出必须更新观念,树立芯片设计就是软件的理念,以促进我国集成电路设计业朝着创新的方向发展。 相似文献
1