全文获取类型
收费全文 | 570篇 |
免费 | 101篇 |
国内免费 | 71篇 |
专业分类
电工技术 | 260篇 |
综合类 | 66篇 |
化学工业 | 2篇 |
金属工艺 | 5篇 |
机械仪表 | 23篇 |
矿业工程 | 6篇 |
能源动力 | 7篇 |
水利工程 | 1篇 |
石油天然气 | 2篇 |
武器工业 | 6篇 |
无线电 | 280篇 |
一般工业技术 | 10篇 |
原子能技术 | 1篇 |
自动化技术 | 73篇 |
出版年
2024年 | 4篇 |
2023年 | 12篇 |
2022年 | 20篇 |
2021年 | 21篇 |
2020年 | 22篇 |
2019年 | 10篇 |
2018年 | 17篇 |
2017年 | 21篇 |
2016年 | 29篇 |
2015年 | 36篇 |
2014年 | 53篇 |
2013年 | 39篇 |
2012年 | 53篇 |
2011年 | 48篇 |
2010年 | 53篇 |
2009年 | 42篇 |
2008年 | 43篇 |
2007年 | 36篇 |
2006年 | 40篇 |
2005年 | 41篇 |
2004年 | 24篇 |
2003年 | 15篇 |
2002年 | 5篇 |
2001年 | 7篇 |
2000年 | 7篇 |
1999年 | 7篇 |
1998年 | 2篇 |
1997年 | 4篇 |
1996年 | 3篇 |
1995年 | 1篇 |
1994年 | 7篇 |
1993年 | 3篇 |
1992年 | 4篇 |
1991年 | 1篇 |
1990年 | 4篇 |
1989年 | 4篇 |
1986年 | 1篇 |
1985年 | 1篇 |
1979年 | 1篇 |
1977年 | 1篇 |
排序方式: 共有742条查询结果,搜索用时 0 毫秒
1.
2.4GHz动态CMOS分频器的设计 总被引:1,自引:0,他引:1
对现阶段的主流高速CMOS分频器进行分析和比较,在此基础上设计一种采用TSPC(truesingle phase clock)和E-TSPC(extended TSPC)技术的前置双模分频器电路.该分频器大大提高了工作频率,采用0.6μm CMOS工艺参数进行仿真的结果表明,在5V电源电压下,最高频率达到3GHz,功耗仅为8mW. 相似文献
2.
采用锁相技术,对电子束曝光机工件台运动实现速度环的全数字控制。设计了数字差频积分回路和数字差频比例控制器,能有效消除速度的静态误差和改善系统的动态特性。 相似文献
3.
一种连续波多站发射机及频谱分析 总被引:2,自引:2,他引:0
介绍了一种连续波多站发射机的新方案,从理论上对该机的发射频谱进行了分析,并与实际结果进行比较。理论和实际都证明该方案具有很好的交调抑制、谐波抑制和杂波抑制、相噪低等诸多优点。 相似文献
4.
为了实现无位置传感器无刷直流电机(BLDCM)矢量控制系统中电机转子位置的准确估计,提出了一种基于同步旋转坐标系的滑模观测器算法。该方法直接在同步旋转坐标系中设计滑模观测器,以获取电机反电动势信息,再通过锁相环技术从估计的反电动势中提取电机转子的速度和位置角度信息。针对滑模观测器的高频抖振问题,采用饱和函数代替滑模观测器的符号函数。最后,通过仿真将所提算法与传统滑模观测器算法对比,并对所提算法进行实验验证。仿真与实验结果表明该算法能够准确跟踪转子的速度和位置,验证了所提算法的正确性与可行性。 相似文献
5.
贾永博 《单片机与嵌入式系统应用》2015,(7)
以 TMS320F28335为核心处理器,对单相光伏逆变器的 A/D 采样、锁相环、滤波器设计3项关键技术进行探讨。文中给出了 A/D 采样硬件电路、快速傅里叶算法、锁相环硬件电路和软件编程思路,以及 LCL 滤波器基本约束条件以及电感磁环对滤波的影响。通过对300 W 单相逆变器参数的设计完成了实验样机,并实现并网。 相似文献
6.
对微陀螺闭环驱动系统理论进行分析讨论,结合微陀螺结构特性和自适应锁相环特点,设计一种微陀螺自适应闭环驱动系统。利用数学工具Matlab分别建立Simulink传统的自动增益控制器(AGC)方式闭环驱动系统模型和自适应闭环驱动系统模型,对其进行系统性能对比分析。分析结果表明:微陀螺自适应闭环驱动系统建立时间比传统AGC方式闭环驱动系统建立时间缩短69%,系统频率偏差仅为1Hz,频率稳定性是传统闭环驱动系统的38.46%,系统抗噪声能力优于传统闭环驱动系统。因此,采用自适应闭环驱动系统可以提高微陀螺的检测灵敏度。 相似文献
7.
基于FPGA的宽带数据采集时钟相位校正方法 总被引:1,自引:1,他引:0
为了解决宽带数据采集中由于传输线延时不一致造成的数据误采集的问题,首先从数据传输线电平转换机理入手分析了这一问题的原因所在,在此基础上,给出了估算采集时钟相位失真程度的一种简便测试方法,并分析了基于FPGA实现的两种时钟相位校正方法,即DPLL法和Logic Cell法;最后,利用FPGA集成开发环境QuartusⅡ对这两种相位校正方法的性能进行了仿真和比较,结果表明,这两种方法都具有精确的可控性。 相似文献
8.
9.
10.
针对传统锁相环输出频率范围有限、功耗大的缺陷,通过对压控振荡器震荡机理进行理论分析,设计了一款用于时钟发生器的低功耗、宽调谐范围、低相位噪声锁相环。该锁相环采用了新型可编程、低调谐增益、低功耗的环形振荡器,达到了宽频率输出范围、低相位噪声、低功耗的目的,采用SMIC公司0.18um混合信号工艺,用Cadenced的Hspice仿真工具进行仿真,在1.8V电源电压供电情况下获得了50MHz~1.7GHz的频率锁定范围和1.8mW~2.3mW的较低功耗。单边带相位噪声在10KHz频偏处为-104dBc/Hz.。 相似文献