面向机器学习的高性能SIMT处理器cache的设计与实现

为了满足机器学习中大数据、并行计算及降低处理器与主存之间的差距等要求,设计基于自主研发的SIMT处理器的流水线cache结构。依据局部性原理与LRU替换算法相结合设计专用的伪LRU替换算法,与通用的轮询、LFU、LRU替换算法共同完成cache替换算法的可配置要求,实现处理器与主存之间的快速交互。采用Xilinx公司virtex ultrascale系列的xcvu440-flga2892-2-e FPGA芯片对设计进行综合。结果表明该结构指令cache最大时延为2.923 ns,数据cache最大时延为3.258 ns,满足SIMT处理器性能要求。     

某弹上存储装置的FLASH阵列无效块管理可靠性设计

针对某弹上存储设备的性能测试要求,以及FLASH芯片存储时无效块管理困难的特性,为了实现数据的大容量、高速存储需求,在流水线架构下提出应用无效块快速检测和管理的方法。将FLASH存储矩阵的地址分块组合后,对组合后的存储单元进行无效块识别、处理。另外,对工程应用中突发无效块导致的数据存储不连续的问题,采用滞后重新写入的方法。经过相关参数的测试,该方法已经成功运用到某弹上存储器。通过大量试验证明,存储体系的存储速率以及容量均满足设计指标,工作稳定可靠。     

基于遗传算法及仿真技术的服装生产流水线平衡

针对大部分服装企业存在生产流水线编制效率较低以及生产周期长的普遍现象,提出一种服装工序编排方案自动生成和单件流生产线仿真运行的方法。首先分析服装生产工序编排方法和影响因素,采用拓扑方法和遗传算法相结合,在MatLab(R2016b)软件中建立自动优化模型,实现工序的自动编排;然后考虑服装生产数量和生产线设备情况,采用仿真技术,在Plant Simulation仿真软件中,根据实际生产对工序编排方案进行流水线仿真运行,得出直观可视的仿真结果,实现流水线平衡再优化。生产实例验证表明,流水线编制效率为90.8%,比原有效率提高12.8%,节省流水线编排方案在投产前的平衡调试时间,生产周期缩短。     

一种280mW,78dB SNR,88dB SFDR流水线ADC设计

为满足接收机系统的应用需求,采用标准0.18μm CMOS工艺设计实现了一款16 bit高精度高速pipelined ADC,电源电压1.8 V,采样频率120 MHz。为了降低SHA-less结构带来的非线性问题,引入高线性输入缓冲器。测试结果表明,在不明显增加芯片功耗的同时能够实现较高的性能,有效位数达到13 bit。输入信号57 MHz,幅度-1 dBFS时,SNR、SNDR、SFDR分别达到78 dBFS、78 dBFS、88 dB;输入信号313 MHz、幅度-1 dBFS时,SNR、SNDR、SFDR分别达到70 dBFS、70 dBFS、78 dB。     

电镀生产中PLC控制系统设计

前言现代的电镀企业生产线一般都会结合自动化控制技术,对整个电镀生产流程进行管控,从而实现更加高效、安全的生产目标。图1为基于PLC的电镀流水线自动控 制系统示意图。图1 基于PLC的电镀流水线自动控制系统示意图1 电镀生产中PLC控制方案的关键技术点在该设计方案的基础上,采用人工方式将工件安装到吊钩上,随后控制系统会 发出相应的指令。起吊设备接收到信号后,会上升至预先设定的高度,并逐段前进。     

邯郸埃斯尔雾化粉末有限公司

<正>邯郸埃斯尔雾化粉末有限公司创建于1995年,占地面积10600平方米,总投资1200多万元,年生产能力1500多吨。本公司是由英国提供的世界一流的超高压水雾化、(氮气保护)生产设备和技术。现有两套水雾化、(氮气保护)生产流水线。主要产品有:1、压制-烧结制品用不锈钢系列,工具钢系列,铜合金粉末。(通用型-100目和-80目粉末。)2、粉末冶金注射成形制品,注射成形用微细(2-30微米)不锈钢粉末及其它合金粉末。     

基于SoC的多轴驱控一体化平台设计

随着FPGA技术和电力电机技术的发展,FPGA+ARM的集成方式已经成为FPGA的发展方向.针对一体化多轴运动控制与驱动的特点,选用了集成双核ARM CPU与FPGA结合的Xilinx Zynq-7020全可编程System-on-chip(SoC)作为硬件平台,一个ARM CPU完成多轴的位置环、速度环和电流环的算法以及多轴轨迹生成,能同时完成伺服高级算法如谐振等,另一个ARM CPU完成交互功能,发挥FPGA高速运算的功能,完成6轴电流环流水线控制以及双采样双更新电流环算法.提高了系统整体带宽,实现多轴ns级同步精度以实现更精确的位置轨迹,驱控一体内部数据通过共享内存以及高速内部总线的方式进行交换,其传输速度更快、传输信息更加丰富.