| 基于Booth算法的32×32乘法器IP核设计 |
| |
| 引用本文： | 汤晓慧,杨军,吴艳,吴建辉.基于Booth算法的32×32乘法器IP核设计[J].电子器件,2005,28(1):218-220,234. |
| |
| 作者姓名： | 汤晓慧 杨军 吴艳 吴建辉 |
| |
| 作者单位： | 东南大学国家专用集成电路系统工程研究中心,南京,210096;东南大学国家专用集成电路系统工程研究中心,南京,210096;东南大学国家专用集成电路系统工程研究中心,南京,210096;东南大学国家专用集成电路系统工程研究中心,南京,210096 |
| |
| 摘 要： | 在Booth算法的基础上，提出了一个适用于多媒体加速单元(Multirnedia Accelerator)的乘法器IP核设计。通过增加一位符号位，本设计支持32X32无符号和有符号乘法。通过一个32X9结合2-bit Booth算法阵列乘法器循环四次加法．完成32bit乘法。前四个时钟周期,每次处理一个9bit乘法，后两个周期分别处理低32bit和高32bit加法。我们采用2．5v，0．25μm SMIC CMOS工艺,实现乘法器的设计，其中部分积求和部分和ALU单元．Hspice仿真的最大延迟分别为0．64ns，1．51ns。
|
| 关 键 词： | 乘法器 IP核 Booth算法 |
| 文章编号： | 1005-9490(2005)01-0218-03 |
| 修稿时间： | 2004年8月18日 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
