| PCI Express总线事务层IP核设计及实现 |
| |
| 引用本文： | 马克杰,刘志军,魏芳.PCI Express总线事务层IP核设计及实现[J].电路与系统学报,2007,12(2):47-51. |
| |
| 作者姓名： | 马克杰 刘志军 魏芳 |
| |
| 作者单位： | 山东大学,信息科学与工程学院,山东,济南,250100 |
| |
| 摘 要： | 介绍了第三代输入输出总线PCI Express的事务层组成结构与功能,自顶向下对事务层进行了系统级设计,运用硬件描述语言Verilog HDL对其实现.使用Synopsys VCS进行功能仿真,得出了仿真波形,验证了该设计的正确性,符合PCI Express事务层协议.
|
| 关 键 词： | IP核 |
| 文章编号： | 1007-0249（2007）02-0047-05 |
| 收稿时间： | 2006-05-25 |
| 修稿时间： | 2006-07-12 |
Design and implement of PCI Express bus Transaction Layer IP Core |
| |
| MA Ke-jie,LIU Zhi-jun,WEI Fang.Design and implement of PCI Express bus Transaction Layer IP Core[J].Journal of Circuits and Systems,2007,12(2):47-51. |
| |
| Authors: | MA Ke-jie LIU Zhi-jun WEI Fang |
| |
| Abstract: | In this paper, the architecture and function of PCI Express Transaction Layer are discussed. It is designed on the System Level from top to down, by using the Verilog HDL. The codes are simulated by Synopsys VCS. The results validate its correctness. And the design supports the function of the Transaction Layer of PCI Express. |
| |
| Keywords: | PCI Express Transaction Layer Verilog HDL VCS |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
