| 一种基于FPGA的任意锁相倍频算法 |
| |
| 引用本文： | 孙文胜,俞辉煌,刘玮.一种基于FPGA的任意锁相倍频算法[J].电讯技术,2007,47(6):148-151. |
| |
| 作者姓名： | 孙文胜 俞辉煌 刘玮 |
| |
| 作者单位： | 杭州电子科技大学,通信工程学院,杭州,310018 |
| |
| 摘 要： | 提出了一种基于FPGA的任意锁相倍频算法。通过对倍频系统总体结构的分析，提出了实现该算法的原理及其具体的设计方法，同时提供了一个基于FPGA器件完成的设计实例。仿真和实测结果表明了该算法的正确性及可实现性，并在实际的项目中验证了该算法的良好性能。
|
| 关 键 词： | 全数字锁相环 FPGA 倍频 分频 |
| 文章编号： | 1001-893X(2007)06-0148-04 |
| 修稿时间： | 2007年4月28日 |
An FPGA-based DPLL Arbitrary Frequency Multiplexing Algorithm |
| |
| SUN Wen-sheng,YU Hui-huang,LIU Wei.An FPGA-based DPLL Arbitrary Frequency Multiplexing Algorithm[J].Telecommunication Engineering,2007,47(6):148-151. |
| |
| Authors: | SUN Wen-sheng YU Hui-huang LIU Wei |
| |
| Abstract: | An all-digital phase-locked arbitrary frequency multiplication algorithm based on FPGA is presented.Through analysis of the structure of the frequency multiplexing system,the realization principle and design method of the algorithm are given.A complete FPGA-based design example is provided.Simulation and experimental results show the algorithm is correct and realiable.Project applications prove the good performance of this algorithm. |
| |
| Keywords: | all-digital phase-locked loop(ADPLL) FPGA frequency multiplexing frequency division |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电讯技术》浏览原始摘要信息 |
|
点击此处可从《电讯技术》下载全文 |
