| 一种用于SDH 2Mbit/s支路输出口的全数字锁相环 |
| |
| 引用本文： | 杨赞,葛宁,史富强,冯重熙. 一种用于SDH 2Mbit/s支路输出口的全数字锁相环[J]. 通信学报, 1998, 19(2): 44-51 |
| |
| 作者姓名： | 杨赞 葛宁 史富强 冯重熙 |
| |
| 作者单位： | 清华大学电子工程系,北京,100084 |
| |
| 摘 要： | ![]()
在本文中我们提出了一种具有极低通带宽度的二阶全数字锁相环，并采用了一些非线性的改进措施，使其具有一个相对较宽的牵出范围，从而可以用来恢复Ｅ１支路信号的时钟。经硬件实验证实，完全可以满足ＩＴＵ－Ｔ对抖动抑制特性的要求。由于数字集成电路技术成熟，集成度远远高于模拟集成电路，因而采用全数字锁相环对系统的集成有明显的益处。
|
| 关 键 词： | 同步数字系列 锁相环 抖动 |
An All-digital Phase Locked Loop for 2Mbit/s Demapping in SDH Network |
| |
| Yang Zan,Ge Ning,Shi Fuqiang,Feng Chongxi. An All-digital Phase Locked Loop for 2Mbit/s Demapping in SDH Network[J]. Journal on Communications, 1998, 19(2): 44-51 |
| |
| Authors: | Yang Zan Ge Ning Shi Fuqiang Feng Chongxi |
| |
| Abstract: | ![]()
|
| |
| Keywords: | Synchroncus Digital Hierarchy Phase Locked Loop Jitter |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
