|
|||||
|
|
| 双极模拟集成电路版图验证程序的开发及应用 | |
| 引用本文： | 郑重,唐颖炯,赵文遐. 双极模拟集成电路版图验证程序的开发及应用[J]. 微电子技术, 1998, 0(2) |
| 作者姓名： | 郑重 唐颖炯 赵文遐 |
| 作者单位： | 中国华晶电子集团公司双极设计所!无锡，214061，中国华晶电子集团公司双极设计所!无锡，214061，中国华晶电子集团公司双极设计所!无锡，214061 |
| 摘 要： | 在引进CADENCE软件的基础上，开发适用于双极模拟集成电路的版图验证程序。对版图进行了全面的几何设计规则的检查（DRC），并将版图和线路图进行比较（LVS），以确保版图设计的正确性。 |
| 关 键 词： | 双极 模拟集成电路 版图 验证程序 提取 识别层 |
The Development and Application of Verification Program for the Layout of Bipolar Analoque IC |
|
| Zheng Zhong, Tang Ying jiong, Zhao Wen xia. The Development and Application of Verification Program for the Layout of Bipolar Analoque IC[J]. Microelectronic Technology, 1998, 0(2) | |
| Authors: | Zheng Zhong Tang Ying jiong Zhao Wen xia |
| Abstract: | At the base of introducing CADENCE' S software, we developed the verifica-tion program check(D. R. C) to the layout- Also, we compared the layout and schematic(L. V. S) in order to ensure the correctness of the layout design. |
| Keywords: | Bipolar Analogue IC Layout Verification program Extract Identification Layer |
| 本文献已被 CNKI 等数据库收录！ | |