|
|||||
|
|
| 一种高速数传接收机的高效维特比译码结构设计 | |
| 作者单位： | ;1.中国电子科技集团公司第十研究所 |
| 摘 要： | 在高速数传接收机中,通常采用并行解调结构,解调后的数据以多路并行的方式送给译码单元,因此对应的译码也需采用相应的结构。本文设计了一种并行的维特比译码架构,降低现场可编程阵列(FPGA)器件的处理速率,以适应高速接收机的应用。 |
| 关 键 词： | 并行 维特比译码 FPGA 高速数传接收机 |
A High Efficient Viterbi Decoding Structure in High Data Rate Receiver |
|
| Abstract: | |
| Keywords: | |