| 应用于USB全速设备中的锁相环设计 |
| |
| 引用本文： | 蒋旭,沈海斌.应用于USB全速设备中的锁相环设计[J].计算机工程与设计,2013,34(6). |
| |
| 作者姓名： | 蒋旭 沈海斌 |
| |
| 作者单位： | 浙江大学 电气工程学院,浙江杭州,310027 |
| |
| 摘 要： | 针对USB全速设备中通常需要外接晶振来为芯片提供时钟这一问题,提出了一种适用于USB全速设备的低功耗锁相环的实现方法.根据USB全速设备中的数据传输速率,该锁相环设计在标准电荷泵锁相环的结构上增加了时钟信息提取单元和低功耗控制模块,采用了改进的鉴频鉴相器和和差分型压控振荡器实现,并在0.35μm标准工艺下完成了锁相环版图.实验结果验证了该锁相环电路性能,结果满足USB协议要求.
|
| 关 键 词： | 通用串行总线 锁相环 鉴频鉴相器 压控振荡器 时钟信息提取 低功耗控制 |
Design of phase locked loop applying to USB full speed equipment |
| |
| JIANG Xu
,
SHEN Hai-bin.Design of phase locked loop applying to USB full speed equipment[J].Computer Engineering and Design,2013,34(6). |
| |
| Authors: | JIANG Xu SHEN Hai-bin |
| |
| Abstract: | |
| |
| Keywords: | USB PLL PFD VCO clock information extraction low power consumption design |
| 本文献已被 万方数据 等数据库收录！ |
|
