小晃动高分辨数字脉冲延时发生器设计

随着超快电子学的蓬勃发展,信号的同步成为了待解决的难点。同步控制电路的核心是由脉冲延时发生器组成的,因此设计一款小晃动高分辨数字脉冲延时发生器具有重要的意义。现有的数字脉冲发生器存在一些问题,例如信号不同步、延时精度低、延时范围小。提出了一种FPGA与模拟延时相结合的设计方法,采用晃动补偿的方法来消除晃动的影响,设计晃动测量电路来避免信号不同步;应用模拟延时芯片、设计模拟延时电路来实现延时的高精度;使用FPGA数字方式,通过计数器延时的方法扩大延时范围。对制作好的样板进行测量,基准信号为10μs,调节1ns时,相对延时平均值为1.014 ns;调节1.01 ns时,相对延时平均值为1.009 ns,抖动精度接近100 ps,延时精度接近10 ps,测试结果表明该设计方案可以较好地达到使用要求。