| 一种0.18 μm CMOS可编程分频器的设计 |
| |
| 引用本文： | 郑立博,张长春,郭宇锋,方玉明,刘蕾蕾.一种0.18 μm CMOS可编程分频器的设计[J].微电子学,2014(6):813-817. |
| |
| 作者姓名： | 郑立博 张长春 郭宇锋 方玉明 刘蕾蕾 |
| |
| 作者单位： | 南京邮电大学 电子科学与工程学院, 南京 210003,南京邮电大学 电子科学与工程学院, 南京 210003,南京邮电大学 电子科学与工程学院, 南京 210003,南京邮电大学 电子科学与工程学院, 南京 210003,南京邮电大学 电子科学与工程学院, 南京 210003;东南大学 毫米波国家重点实验室, 南京 210096 |
| |
| 基金项目： | 国家自然科学基金资助项目(61076073)；中国博士后科学基金资助项目(2012M521126)；江苏省自然科学基金资助项目(BK2012435)； 东南大学毫米波国家重点实验室开放基金资助项目(K201223);南京邮电大学科研启动金资助项目(NY211016) |
| |
| 摘 要： | 采用标准0.18 μm CMOS工艺,设计了一种可编程分频器。基于基本分频单元的特殊结构,对除2/除3单元级联式可编程分频器的关键模块进行改进,将普通的CML型锁存器集成为包含与门的锁存器,提高了电路的集成度,有效地降低了电路功耗,提升了整体电路速度,并使版图更为紧凑。后仿真结果表明,在1.8 V电源电压,输入频率fin=1 GHz的情况下,可实现任意数且步长为1的分频比,相位噪声为-173.1 dBc/Hz @ 1 MHz,电路功耗仅为9 mW。
|
| 关 键 词： | 可编程分频器 除2/除3分频单元 电流模逻辑 相位噪声 |
| 收稿时间： | 2013/8/19 0:00:00 |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
|
点击此处可从《微电子学》下载全文 |
|
