| 基于0.25μm CMOS工艺的1.25Gb/s1:10分接器设计 |
| |
| 引用本文： | 夏昊天,王志功.基于0.25μm CMOS工艺的1.25Gb/s1:10分接器设计[J].电子器件,2006,29(1):25-28. |
| |
| 作者姓名： | 夏昊天 王志功 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096 |
| |
| 摘 要： | 介绍一种用于千兆以太网的1．25Gb／s分接器电路。该电路实现了1路1．25Gb／s高速差分数据到10路125Mb／s低速并行单端数据的分接功能。电路采用树型分接器结构进行设计，包含一个高速1：2分接器电路和两个低速1：5分接器电路。芯片采用台湾TSMC的0．25μm混合信号标准CMOS工艺进行设计，后仿真结果表明，所设计电路完全达到了千兆以太网的系统要求。可以工作在1．25Gb／s的数据速率上。
|
| 关 键 词： | 千兆以太网 分接器 PMA层 1:2分接电路 1:5分接电路 SCFL逻辑 Comma检测 |
| 文章编号： | 1005-9490（2006）01-0025-04 |
| 收稿时间： | 2005-06-21 |
| 修稿时间： | 2005-06-21 |
1.25 Gb/s 1:16 DEMUX Using 0.25 μm CMOS Process |
| |
| XIA Hao-tian,WANG Zhi-gong.1.25 Gb/s 1:16 DEMUX Using 0.25 μm CMOS Process[J].Journal of Electron Devices,2006,29(1):25-28. |
| |
| Authors: | XIA Hao-tian WANG Zhi-gong |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
