| 集成电路物理设计方法探究 |
| |
| 引用本文： | 徐海芹,王仁平,陆培民. 集成电路物理设计方法探究[J]. 中国集成电路, 2013, 22(4): 51-56 |
| |
| 作者姓名： | 徐海芹 王仁平 陆培民 |
| |
| 作者单位： | 福州大学物理与信息工程学院,福建省集成电路设计中心.福建福州,350001 |
| |
| 摘 要： | 随着工艺的不断发展,深亚微米IC物理设计给了我们很大的挑战,比如在时序收敛、电压降、串扰分析等方面带来的挑战。本文以一块高性能单片机芯片的后端设计流程为例,讲述在0.18μm工艺下后端设计过程中所遇到的问题,以及解决问题的新方案,克服了以往后端设计耗时长的缺陷,在短时间内完成了后端设计。
|
| 关 键 词： | 物理设计 布局布线 时序收敛 可制造性设计 |
Research of IC Physical Design |
| |
| XU Hai-qin , WANG Ren-ping , LU Pei-min. Research of IC Physical Design[J]. China Integrated Circuit, 2013, 22(4): 51-56 |
| |
| Authors: | XU Hai-qin WANG Ren-ping LU Pei-min |
| |
| Affiliation: | XU Hai-qin,WANG Ren-ping, LU (College of Phys Fujian Integrated ics and Information Engineering Circuit Design Center(FJICC) Pei-min of Fuzhou University , Fuzhou, 350001 China) |
| |
| Abstract: | As the development of process, IC physical design in Deep Submicron challenge,such as the challenge in timing closure,IR Drop ,crosstalk analysis a high-performance single chip microcomputer as an example, introduces the diffi in the back-end design in 0.18μm technology. We finished the back-end des drawback of time-consuming in back-end design. |
| |
| Keywords: | physical design place and route timing closure DFM |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
