高压GGNMOS器件结构及工艺对ESD防护特性的影响

基于高压CMOS工艺，对高压栅极接地N型金属氧化物半导体（Highvoltagegrounded-gate N-metal-oxide-semiconductor, HV-GGNMOS）的静电放电（Electrostatic discharge, ESD）防护性能进行研究。由于强折回特性以及失效电流低，HV-GGNMOS在实际应用中受到限制。本文通过计算机辅助设计技术仿真及传输线脉冲实验研究了工艺参数及版图结构对器件ESD防护性能的影响。结果表明，增加漂移区掺杂浓度可以有效提高器件失效电流；加强体接触和增加漂移区长度可以提高器件的维持电压，但失效电流会有所下降，占用版图面积也会更大。