| PDP信号存储处理IP核的设计与VerilogHDL实现 |
| |
| 引用本文： | 邱崧, 胡文静, 刘锦高, 李外云,. PDP信号存储处理IP核的设计与VerilogHDL实现[J]. 电子器件, 2006, 29(2): 524-527 |
| |
| 作者姓名： | 邱崧 胡文静 刘锦高 李外云 |
| |
| 作者单位： | 华东师范大学电子系,上海,200062;华东师范大学电子系,上海,200062;湖南理工学院,长沙,414006 |
| |
| 摘 要： | ![]()
介绍了等离子显示器的基本电路系统及寻址显示分离子场驱动方法，设计了一种具有伪轮廓消除功能的PDP信号存储处理IP核，作为PDP信号控制系统的核心部分，它具备通用的外部电路接口，有较强的可移植性和可复用性，稍加改动便可应用于不同类型和不同参数的PDP显示控制，缩短了设计周期。利用Verilog HDL语言中有限状态机和参数化设计思想对IP核进行了描述和设计，并在Xilinx公司的FPGA器件上实现了IP核的功能验证。
|
| 关 键 词： | IP核 交流等离子显示器 伪轮廓 Verilog HDL 现场可编程门阵列 有限状态机 |
| 文章编号： | 1005-9490（2006）02-0524-04 |
| 收稿时间： | 2005-08-07 |
| 修稿时间： | 2005-08-07 |
Design of PDP Signal Processing IP Core and Its Implementation Based on Verilog HDL |
| |
| QIU Song,HU Wen-jing,LIU Jing-gao,LI Wai-yun. Design of PDP Signal Processing IP Core and Its Implementation Based on Verilog HDL[J]. Journal of Electron Devices, 2006, 29(2): 524-527 |
| |
| Authors: | QIU Song HU Wen-jing LIU Jing-gao LI Wai-yun |
| |
| Affiliation: | 1. East China Normal University, Shanghai 200062, China;2 Hunan Institute of Science and Technology, Changsha 414006, China |
| |
| Abstract: | ![]()
|
| |
| Keywords: | Verilog HDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载免费的PDF全文 |
|
