| 0. 6 ??m CMOS 雷达天线专用控制芯片设计 |
| |
| 引用本文： | 景为平.0. 6 ??m CMOS 雷达天线专用控制芯片设计[J].电子器件,2002,25(4):392-396. |
| |
| 作者姓名： | 景为平 |
| |
| 作者单位： | 南通工学院电子信息研究中心,江苏,南通,226007 |
| |
| 摘 要： | 雷达系统中天线控制电路完成上位机的初始化和扫描角度控制,要求具有高可靠性和低静态电流,用专用集成电路进行设计具有明显优势.采用Verilog HDL语言描述了系统的逻辑功能,超前进位结构的加/减法器提高了电路的工作速度.利用0.6 μm CMOS工艺完成了天线控制电路的物理实现,芯片面积为1.695 mm×1.631 mm.
|
| 关 键 词： | 天线 专用控制芯片 雷达 专用集成电路设计 Verilog HDL CMOS工艺 |
| 文章编号： | 1005-9490(2002)04-0392-05 |
| 修稿时间： | 2002年8月23日 |
Circuit Design of Radar-antenna System by Using 0.6 μm CMOS Technics |
| |
| J IN G Weip ing.Circuit Design of Radar-antenna System by Using 0.6 μm CMOS Technics[J].Journal of Electron Devices,2002,25(4):392-396. |
| |
| Authors: | J IN G Weip ing |
| |
| Affiliation: | Nantong I nstitute of technology |
| |
| Abstract: | T he antenna co nt ro ller circuits in radar system init ialise the master computer and contr ol the
scan ang le. It sho uld be highly reliable and have low stat ic current . Desig ning it in Asic has mo re adv antag
es. Using Verilog HDL descr ibes the logic funct io n of the system. The carry-lo okahead adder or subtr
acter raises the w orking-speed of the circuit s. T he antenna co nt rol ler circuit s is realized in 0. 6 ??m CMOS
technics and the area o f this CMOS chip is 1. 695 mm× 1. 631 mm. |
| |
| Keywords: | radar ASIC design verilog HDL |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
