| FELLOW CMOS双层金属工艺的门阵列版图设计系统 |
| |
| 引用本文： | 薛华,李峰,钱黎明,李劲松,童家榕,章开和,唐璞山.FELLOW CMOS双层金属工艺的门阵列版图设计系统[J].半导体学报,1992,13(4):246-252. |
| |
| 作者姓名： | 薛华 李峰 钱黎明 李劲松 童家榕 章开和 唐璞山 |
| |
| 作者单位： | 复旦大学电子工程系 上海200433
(薛华，李峰，钱黎明，李劲松，童家榕，章开和)，复旦大学电子工程系 上海200433(唐璞山) |
| |
| 摘 要： | 本文详述了CMOS双层金属工艺的门阵列版图设计系统 FELLOW及其系统结构与主要算法.该系统覆盖了门阵列设计中从逻辑网表描述(Netlist)到物理版图(Layout)生成的所有设计阶段.在系统的结构设计上,采用了统一的数据管理和用户界面管理,而使系统模块化、集成化.整个系统与库单元都独立于工艺设计规则,即系统与已建立的单元库可以适用于不同的设计规则.三个芯片设计的实例比较,结果显示其芯片面积比单层布线工艺要减小20％以上.
|
| 关 键 词： | 门阵列 版图 双层金属工艺 设计 |
| 本文献已被 CNKI 维普 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
