| 基于数字电视基带SoC芯片的可测性设计 |
| |
| 引用本文： | 孙博,黑勇,乔树山.基于数字电视基带SoC芯片的可测性设计[J].电视技术,2010,34(7). |
| |
| 作者姓名： | 孙博 黑勇 乔树山 |
| |
| 作者单位： | 中国科学院,微电子研究所,专用集成电路与系统实验室,北京,100029 |
| |
| 摘 要： | 介绍了基于数字电视基带SoC芯片的可测性设计方案.根据系统中不同模块的特点采取有针对性的可测性设计方案,对片内存储器进行内建自测试;对组合逻辑电路、时序逻辑电路采用近全扫描的测试方案;最后采用IEEE1149.1的控制单元作为芯片可测性设计部分的控制单元,控制芯片的测试功能.经测试,该可测性设计满足设计规划的面积和功耗的要求,并且系统的测试覆盖率达到了99.26%.
|
| 关 键 词： | 可测性设计 扫描链 测试系统 |
Testability Design of Digital Television Baseband SoC Chip |
| |
| SUN Bo,HEI Yong,QIAO Shu-shan.Testability Design of Digital Television Baseband SoC Chip[J].Tv Engineering,2010,34(7). |
| |
| Authors: | SUN Bo HEI Yong QIAO Shu-shan |
| |
| Abstract: | |
| |
| Keywords: | SoC |
| 本文献已被 万方数据 等数据库收录！ |
|
