基于时钟的数字电路可重构BIST设计研究 |
| |
摘 要: | 研究了基于时钟的数字电路可重构内建自测试(BIST)设计。BIST不通过ATE设备加载测试矢量和检测测试响应,通过内置激励电路和响应分析电路来实现。在很大程度上降低了对ATE带宽的要求。当前电路集成度高,整体测试时可观察性和可控制性不理想,测试效果不佳,因此将大规模数字电路进行划分测试,通过基于时钟的可重构BIST设计,减少电路的测试矢量数,进而减小测试功耗。通过对可重构BIST各模块进行仿真和故障模拟验证,验证了设计的可行性。
|
本文献已被 CNKI 等数据库收录! |
|