| 一种容错可逆的通用移位寄存器设计 |
| |
| 引用本文： | 杨洁,汤其妹,陈付龙,齐学梅,叶和平.一种容错可逆的通用移位寄存器设计[J].量子电子学报,2015,32(5):600-606. |
| |
| 作者姓名： | 杨洁 汤其妹 陈付龙 齐学梅 叶和平 |
| |
| 作者单位： | 1 安徽师范大学数学计算机科学学院，安徽 芜湖 241003；
2 安徽师范大学网络与信息安全工程技术研究中心，安徽 芜湖 241003 |
| |
| 基金项目： | 国家自然科学基金项目(61370050)，安徽省自然科学基金项目(1308085QF118)，安徽省高校省级自然科学研究项目重点项目(KJ2014A084)，安徽师范大学创新基金项目(2013CXJJ01)资助 |
| |
| 摘 要： | 为了使计算系统具有低功耗和容错能力，基于可逆逻辑设计了一种容错的通用移位寄存器。提出了一种新型的容错可逆逻辑门(Parity-Preserving D Flip_flop Gate, PP_DFG)，利用它和存在的容错门，完成了寄存器和多路数据选择器的设计。综合上述模块，构建了容错可逆的通用移位寄存器电路，用Verilog 硬件描述语言建模，仿真显示电路逻辑结构正确。同现有电路相比，根据量子代价、延迟和无用输出对其进行性能评估，结果表明该电路不仅具有容错功能，而且性能提高了16%~50%。设计的电路可作为一种重要的存储元件应用于未来的低功耗计算系统。
|
| 关 键 词： | 可逆逻辑 容错 PP_DFG门 移位寄存器 仿真 |
| 收稿时间： | 2014-12-01 |
| 修稿时间： | 2015-03-18 |
Design of fault tolerant universal shift register using reversible logic |
| |
| YANG Jie,TANG Qimei,CHEN Fulong,QI Xuemei,YE Heping.Design of fault tolerant universal shift register using reversible logic[J].Chinese Journal of Quantum Electronics,2015,32(5):600-606. |
| |
| Authors: | YANG Jie TANG Qimei CHEN Fulong QI Xuemei YE Heping |
| |
| Affiliation: | 1 School of Mathematics and Computer Science , Anhui Normal University, Wuhu 241003, China；
2 Network and Information Security Engineering Research Center, Anhui Normal University, Wuhu 241003, China |
| |
| Abstract: | |
| |
| Keywords: | reversible logic fault tolerant parity preserving D Flip_flop gate universal shift register simulation |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《量子电子学报》浏览原始摘要信息 |
|
点击此处可从《量子电子学报》下载全文 |
