|
|||||
|
|
| 一种动态可重构IP系统设计研究 | |
| 引用本文： | 蔡洪波,蔡启先,黄晓璐,蔡启仲.一种动态可重构IP系统设计研究[J].小型微型计算机系统,2007,28(5):926-930. |
| 作者姓名： | 蔡洪波 蔡启先 黄晓璐 蔡启仲 |
| 作者单位： | 1. 中国科学院,国家天文台,北京,10080 2. 广西工学院,计算机工程系,广西,柳州,545006 3. 北京科技大学,信息工程学院,北京,100083 4. 广西工学院,电子信息与控制工程系,广西,柳州,545006 |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| 摘 要： | 针对通用逻辑开发和可继承性设计提出一种动态可重构IP系统的设计方案,它主要依靠下载bits流文件改变FPGA的配置存储器来实现重构,其配置时间只与预设的IP模块大小有关,与IP的结构无关而且可以利用相关的辅助设计工具.本文介绍了该系统设计实现的流程及关键技术,并以具体实验给以验证. |
| 关 键 词： | 动态可重构 动态可重构IP 动态可重构阵列 IP模块 |
| 文章编号： | 1000-1220（2007）05-0926-05 |
| 修稿时间： | 2006-03-16 |
A Dynamic Reconfigurable IP System Design |
|
| CAI Hong-bo,CAI Qi-xian,HUANG Xiao-lu,CAI Qi-zhong.A Dynamic Reconfigurable IP System Design[J].Mini-micro Systems,2007,28(5):926-930. | |
| Authors: | CAI Hong-bo CAI Qi-xian HUANG Xiao-lu CAI Qi-zhong |
| Abstract: | Consider general logic development and successivable design, the paper advances a kind of dynamic reconfigurable IP system design which implements reconfigure mainly with to download the bits flow document that change configuring of FPGA' memories. Its reconfigure time has relation with size of the pre-established IP mold only, having nothing to do with IP structure and canning make use of the related assistance design tool. This paper introduces the system design process and the key techniques, and conducts experiments to verify the design. |
| Keywords: | FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |