| 基于FPGA的直扩系统接收机解调模块设计与实现 |
| |
| 引用本文： | 张大卫,胡修林,张蕴玉.基于FPGA的直扩系统接收机解调模块设计与实现[J].通信技术,2003(8):17-19. |
| |
| 作者姓名： | 张大卫 胡修林 张蕴玉 |
| |
| 作者单位： | 武汉华中科技大学电信系,武汉,430074 |
| |
| 摘 要： | 介绍了一种数字直扩系统接收机的解调模块的原理.提出一个用ALTERA公司的APEX20KE系列EP-GA实现该模块的方案.该方案易于实现并且可节省芯片资源.该模块用Verilog HDL描述实现.
|
| 关 键 词： | 解调现场可编程门阵列 Verilog kHDL语言 数字直扩系统接收机 |
| 修稿时间： | 2003年2月16日 |
Design and Realization of Demodulation in DSSS Receiver on FPGA |
| |
| Zhang Dawei Hu Xiulin Zhang Yunyu.Design and Realization of Demodulation in DSSS Receiver on FPGA[J].Communications Technology,2003(8):17-19. |
| |
| Authors: | Zhang Dawei Hu Xiulin Zhang Yunyu |
| |
| Abstract: | This paper describes the principle o f demodulation module in DSSS Receiv er.An scheme based on APEX 20KE series FPGA is presented.T his scheme is easy to realize and has r educe d the consumption of hardware r e-source.The function are described w ith Veri log HDL. |
| |
| Keywords: | demodulation FPGA Verilog HDL DSSS receiver |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
