|
|||||
|
|
| 基于电力线通信芯片可测性设计的研究实现 | |
| 引用本文： | 潘照华,万培元,林平分. 基于电力线通信芯片可测性设计的研究实现[J]. 半导体技术, 2011, 0(7): 554-557. DOI: 10.3969/j.issn.1003-353x.2011.07.014 |
| 作者姓名： | 潘照华 万培元 林平分 |
| 作者单位： | 北京工业大学北京市嵌入式系统重点实验室,北京,100124;北京工业大学北京市嵌入式系统重点实验室,北京,100124;北京工业大学北京市嵌入式系统重点实验室,北京,100124 |
| 基金项目： | 北京工业大学博士科研启动基金(X0002019201102) |
| 摘 要： | 集成电路的快速发展,迫切地需要快速、高效、低成本且具有可重复性的测试方案,这也成为可测性设计的发展方向。此次设计基于一款电力线通信芯片,数字部分采用传统常用的数字模块扫描链测试和存储器内建自测试;同时利用芯片正常的通信信道,引入模拟环路测试和芯片环路内建自测试,即覆盖了所有模拟模块又保证了芯片的基本通信功能,而且最大限度地减少了对芯片整体功能布局的影响。最终使芯片良率在98%以上,达到了大规模生产的要求。此设计可以为当前数模混合通信芯片的测试提供参考。 |
| 关 键 词： | 可测性设计 扫描测试 内建自测试 芯片环路内建自测试 模拟环路测试 |
Research and Implementation of Design for Test Based on Power-Line Communication ICs |
|
| Pan Zhaohua,Wan Peiyuan,Lin Pingfen. Research and Implementation of Design for Test Based on Power-Line Communication ICs[J]. Semiconductor Technology, 2011, 0(7): 554-557. DOI: 10.3969/j.issn.1003-353x.2011.07.014 | |
| Authors: | Pan Zhaohua Wan Peiyuan Lin Pingfen |
| Affiliation: | Pan Zhaohua,Wan Peiyuan,Lin Pingfen(Beijing Embedded System Key Lab,Beijing University of Technology,Beijing 100124,China) |
| Abstract: | The rapid development of ICs requires a rapid,efficient,low-cost,predictable and repeatable testing solution,which becomes the trend in DFT field.The research adopted the traditional scan chain test for digital part and BIST for memory,and used the chip function communication channel to introduce the analog loopback test and chip loopback built-in self test,which covered all analog parts in the chip,guaranteed the basic communication function and almost decreased influence of the chip function structure.Fin... |
| Keywords: | design for test(DFT) scan test built-in self test(BIST) chip loopback built-in self test analog loopback test |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |