| 基于FPGA的循环冗余校验并行实现 |
| |
| 引用本文： | 黄维超,刘桥,黄初华. 基于FPGA的循环冗余校验并行实现[J]. 信息技术, 2009, 0(6) |
| |
| 作者姓名： | 黄维超 刘桥 黄初华 |
| |
| 作者单位： | 贵州大学电子科学与信息技术学院,贵阳,550025 |
| |
| 摘 要： | ![]()
在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法.循环冗余校验(CRC)由于其误码检测能力强,抗干扰性能优异,在通信和测控等领域有广泛的应用.通过对CRC校验码原理的分析,研究了一种并行CRC算法并采用硬件描述语言Verilog HDL来实现.
|
| 关 键 词： | 循环冗余校验 硬件描述语言 现场可编程门阵列 |
Implementation of parallel CRC based on FPGA |
| |
| HUANG Wei-chao,LIU Qiao,HUANG Chu-hua. Implementation of parallel CRC based on FPGA[J]. Information Technology, 2009, 0(6) |
| |
| Authors: | HUANG Wei-chao LIU Qiao HUANG Chu-hua |
| |
| Abstract: | ![]()
|
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
