| 基于FPGA的位同步信号提取 |
| |
| 引用本文： | 毕成军,陈利学,孙茂一.基于FPGA的位同步信号提取[J].现代电子技术,2006,29(20):121-123. |
| |
| 作者姓名： | 毕成军 陈利学 孙茂一 |
| |
| 作者单位： | 西南石油大学,四川,成都,610500 |
| |
| 摘 要： | 同步是通信系统中一个非常重要的实际问题。在同步通信系统中,同步系统性能的降低会导致通信系统性能的降低,甚至使通信系统不能正常工作。因此,同步是信息能够正确可靠地进行传输的前提。介绍一种基于FPGA的锁相环位同步提取技术的原理,并用VHDL语言编程实现,在QuartusⅡ下编译仿真通过,给出仿真波形图。经分析该设计稳定可靠,且能够完成要求。
|
| 关 键 词： | 位同步 数字锁相 通信系统 FPGA VHDL |
| 文章编号： | 1004-373X（2006）20-121-03 |
| 收稿时间： | 2006-04-21 |
| 修稿时间： | 2006年4月21日 |
Extraction of Bit Synchronization Signal Based on FPGA |
| |
| BI Chengjun,CHEN Lixue,SUN Maoyi.Extraction of Bit Synchronization Signal Based on FPGA[J].Modern Electronic Technique,2006,29(20):121-123. |
| |
| Authors: | BI Chengjun CHEN Lixue SUN Maoyi |
| |
| Affiliation: | Southwest Petroleum University,Chengdu,610500,China |
| |
| Abstract: | |
| |
| Keywords: | Bit synchronization DPL communication system FPGA VHDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
