| 一种高速、低失真的采样保持电路 |
| |
| 引用本文： | 吴建辉,吴自信,吴宁.一种高速、低失真的采样保持电路[J].电路与系统学报,2004,9(4):63-65. |
| |
| 作者姓名： | 吴建辉 吴自信 吴宁 |
| |
| 作者单位： | 东南大学 国家专用集成电路系统工程技术研究中心,江苏,南京,210096 |
| |
| 基金项目： | 国家863计划项目资助(2002AA1Z1230) |
| |
| 摘 要： | 本文设计了一种低非线性，并提出了减小放大器的建高速、低失真的开关电容采样保持电路，它采用了bootstrapped开关来降立时间的方法。结果表明其在40M的采样速度下，可以得到大于70dB的线性。
|
| 关 键 词： | 采样保持 非线性 总谐波失真 |
| 文章编号： | 1007-0249(2004)04-0063-03 |
| 修稿时间： | 2003年7月31日 |
A High Speed、Low Distortion Sample And Hold Circuit |
| |
| WU Jian-hui,WU Zi-xin,WU Ning.A High Speed、Low Distortion Sample And Hold Circuit[J].Journal of Circuits and Systems,2004,9(4):63-65. |
| |
| Authors: | WU Jian-hui WU Zi-xin WU Ning |
| |
| Abstract: | |
| |
| Keywords: | sample and hold nonlinearity total harmonic distortion |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
