|
|||||
|
|
| 基于Verilog HDL描述的10M/100Mbps以太网卡设计模块的测试方案 | |
| 引用本文： | 赵江华,吴建军,邹雪城,邹连英,何莹. 基于Verilog HDL描述的10M/100Mbps以太网卡设计模块的测试方案[J]. 电子工程师, 2003, 29(1): 6-7,10 |
| 作者姓名： | 赵江华 吴建军 邹雪城 邹连英 何莹 |
| 作者单位： | 1. 华中科技大学图像信息处理与智能控制重点实验室,武汉,430074 2. 华中科技大学电子科学与技术系,武汉,430074 3. 武汉群茂科技公司,武汉,430073 |
| 摘 要： | 利用Verilog语言的特点。搭建测试平台，能够灵活地验证设计模块。本文提出了一种有效进行功能验证的方法，从而保证芯片在功能上的有效性和正确性。 |
| 关 键 词： | Verilog语言 测试台 行为级 以太网协议 |
Testing Scheme about 10M/100Mbps Ethernet Card Design Module Based on Verilog HDL Description |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |