|
|||||
|
|
| 一种1553B总线协议编解码器的设计研究 | |
| 引用本文： | 杨勇,王占领,张登福.一种1553B总线协议编解码器的设计研究[J].电子器件,2016,39(1). |
| 作者姓名： | 杨勇 王占领 张登福 |
| 作者单位： | 93594部队 |
| 基金项目： | 国防科技重点实验室基金 |
| 摘 要： | 编解码器是1553B协议芯片中的重要组成部分。为了自主研发1553B总线协议的IP核，满足对1553B协议芯片的广泛需求，设计了基于1553B总线协议的编解码器。对编码器和解码器采用自顶向下和独立设计的方法，充分利用同步时钟方法，提高了可靠性，有效解决了数据间干扰和亚稳态问题。通过仿真验证，结果表明设计实现了编码与解码功能。最后在FPGA硬件平台上进行了实际调试，测试取得了良好的效果，结果符合设计要求。 |
| 关 键 词： | 1553B总线 编解码器 FPGA Verilog HDL |
Design of the Encoder and Decoder Based on the 1553B Bus Protocol |
|
| Abstract: | |
| Keywords: | |
| 点击此处可从《电子器件》浏览原始摘要信息 | |
| 点击此处可从《电子器件》下载全文 | |