|
|||||
|
|
| DDS激励PLL高性能频率合成器设计 | |
| 引用本文： | 付钱华.DDS激励PLL高性能频率合成器设计[J].电子器件,2016,39(1). |
| 作者姓名： | 付钱华 |
| 作者单位： | 西华大学电气与电子信息学院 |
| 摘 要： | 为适用CDMA各类收发机的射频本振的应用要求，研制了一种低杂散低相噪高分辨率的P波段频率合成器。利用DDS输出信号具有高分辨率和PLL具有窄带跟踪滤波特性，通过有效的频率规划和参数配置，规避了DDS由于相位截断近端杂散无法消除的缺陷，有效抑制了DDS中DAC非线性和幅度量化误差引起的宽带杂散。通过仿真分析了方案的可行性，设计了样品并进行了测试。结果显示，所设计的频率合成器输出频率范围为755～765MHz，频率分辨率为100.5 kHz，杂散优于-71 dBc，相位噪声优于-105 dBc/Hz@1 kHz。 |
| 关 键 词： | 通信技术 杂散抑制 频率合成 相位噪声 锁相环（PLL） |
A High Performance Synthesizer Design Base on DDS Driving PLL |
|
| Abstract: | |
| Keywords: | communication technology spurious suppression frequency synthesis phase noise phase locked loop(PLL) |
| 点击此处可从《电子器件》浏览原始摘要信息 | |
| 点击此处可从《电子器件》下载全文 | |