|
|||||
|
|
| 基于VHDL的99小时定时器设计及实现 | |
| 引用本文： | 刘小,李鹏程,余子威.基于VHDL的99小时定时器设计及实现[J].电子元器件应用,2010,12(3):42-44,48. |
| 作者姓名： | 刘小 李鹏程 余子威 |
| 作者单位： | 北方工业大学,北京100041 |
| 摘 要： | 提出了一种基于CPLD的99小时定时器设计方案。本设计采用ALTERA公司的cyclone系列EP1C6Q240C8芯片来实现，其核心采用模块化设计，并应用硬件描述语言VHDL来辐述，其中定时器采用六位七段数码管显示，可逐位设定预置时间，故能实现99小时59分59秒的定时，并具有到时提醒功能，而且精度高，可靠性强。 |
| 关 键 词： | 定时器 VHDL CPLD 99小时 |
| 本文献已被 维普 万方数据 等数据库收录！ | |