| VLIW处理器可重组乘法器单元设计 |
| |
| 引用本文： | 杨焱,张凯.VLIW处理器可重组乘法器单元设计[J].微处理机,2007,28(3):21-23. |
| |
| 作者姓名： | 杨焱 张凯 |
| |
| 作者单位： | 1. 北京交通大学电子信息工程学院,北京,100044
2. 中国科学院声学研究所数字系统集成实验室,北京,100080 |
| |
| 基金项目： | 国家重点基础研究发展计划(973计划);北京交通大学校科研和教改项目 |
| |
| 摘 要： | 在VLIW多媒体芯片的设计过程中,针对传统乘法器与加法器的不足,提出了一种新的分叉华莱氏树结构的乘法器模型,采用可重用的模块化设计思想,通过重用一位全加器阵列对乘法器进行扩展,处理器可以在一个乘法器单元内部同时支持多个32/16/8位的乘法运算,同时使乘法单元的速度和面积均得以优化。仿真测试表明,新的乘法器结构可有效减少FFT、滤波等信号处理以及多媒体处理中常用算法的执行周期,提高了实际运行速度,进一步增强了VLIW处理器在多媒体与信号处理运算上的能力。
|
| 关 键 词： | 乘法器 华莱氏树 VLIW处理器 可重组 |
| 文章编号： | 1002-2279（2007）03-0021-03 |
| 修稿时间： | 2006-02-16 |
The Design of Re-configurable Multiplier for VLIW Processor |
| |
| YANG Yan,ZHANG Kai.The Design of Re-configurable Multiplier for VLIW Processor[J].Microprocessors,2007,28(3):21-23. |
| |
| Authors: | YANG Yan ZHANG Kai |
| |
| Affiliation: | 1. School of Electronics and Information Engineering, Beijing Jiaotong University, Beijing 100044, China; 2. Institute of Acousitics , Chinese Academy of Sciences, Beijing 100080, China |
| |
| Abstract: | Based on a new modified Wallace multiplier structure,named bi-forked Wallace multiplier structure,this paper presents the design of a highly re-configurable Multiplier for VLIW multimedia-processor.We found a reusable design method to extend multiplier with full adder array.The Structure can enable 32/16/8 bit operands,and has been optimized for speed and area.The simulation shows that the multiplier have high-speed operation to decrease the instruction cycle significantly,which can improve the processing speed in the area of multimedia processing such as FFT,filter and real-time digital signal processing,floating-point applications. |
| |
| Keywords: | Multiplier Wallace Tree VLIW Processor Re-configurable |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
