| 基于BCH纠错算法的编解码器设计与实现 |
| |
| 引用本文： | 王莞,魏敬和,于宗光.基于BCH纠错算法的编解码器设计与实现[J].电子技术应用,2022,48(5):42-46. |
| |
| 作者姓名： | 王莞 魏敬和 于宗光 |
| |
| 作者单位： | 江南大学物联网工程学院,江苏无锡214122;中国电子科技集团第58研究所,江苏无锡214072 |
| |
| 基金项目： | 国家自然科学基金(62174150)； |
| |
| 摘 要： | 随着NAND Flash存储单元的快速发展，存储密度增加使得器件的出错概率增加，为此提出了一种优化的BCH编解码器结构，编码和解码过程每个时钟周期可以并行处理16位数据，其中译码电路中的伴随式模块、错误位置多项式模块与钱氏(Chien)搜索模块采取三级流水线结构，纠错和检错阶段可以同时进行，有效地提高数据的处理速度和纠错速度。在完成电路的RTL设计后利用VCS工具完成了电路的仿真验证，结果表明在传输8 192 bit数据生成672校检因子情况下实现了48位纠错，工作频率最高支持200 MHz。
|
| 关 键 词： | NAND Flash BCH码 钱氏搜索 流水线结构 编解码 |
Design and implementation of codec based on BCH error correction algorithm |
| |
| Wang Guan,Wei Jinghe,Yu Zongguang.Design and implementation of codec based on BCH error correction algorithm[J].Application of Electronic Technique,2022,48(5):42-46. |
| |
| Authors: | Wang Guan Wei Jinghe Yu Zongguang |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
