| FPGA的高速多通道数据采集控制器IP核设计 |
| |
| 引用本文： | 潘梁垚,姚铭.FPGA的高速多通道数据采集控制器IP核设计[J].单片机与嵌入式系统应用,2009(6):36-39. |
| |
| 作者姓名： | 潘梁垚 姚铭 |
| |
| 作者单位： | 厦门大学 |
| |
| 摘 要： | 介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A／D转换器件（ADS8364），针对该器件使用硬件描述语言设计IP核，实现对采集数据的处理，同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中，利用FPGA器件中的硬FIFO控制器辅助设计IP核，利用嵌入式开发工具EDK建立FPGA嵌入式系统，并添加和修改了用户自定义IP核，通过仿真验证了该方法的实效性。
|
| 关 键 词： | FPGA 数据采集 AD$8364 IP核 FIFO |
Multi-channel High-speed Data Acquisition Controller IP Core Design Based on FPGA |
| |
| Pan Liangyao,Yao Ming.Multi-channel High-speed Data Acquisition Controller IP Core Design Based on FPGA[J].Microcontrollers & Embedded Systems,2009(6):36-39. |
| |
| Authors: | Pan Liangyao Yao Ming |
| |
| Abstract: | |
| |
| Keywords: | FPGA ADS8364 FIFO |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
