| 0.18 μm CMOS 10 Gbit/s分接器设计 |
| |
| 引用本文： | 徐阳,冯军. 0.18 μm CMOS 10 Gbit/s分接器设计[J]. 电子工程师, 2004, 30(3): 5-6,9 |
| |
| 作者姓名： | 徐阳 冯军 |
| |
| 作者单位： | 东南大学射频与光电集成电路研究所,江苏省南京市,210096 |
| |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| |
| 摘 要： | 分析了分接器的电路原理及系统结构,通过比较,给出了最优的实现方案.使用TSMC 0.18 μm CMOS工艺设计出了速率为10 Gbit/s的分接器.简要介绍了单元电路的电路结构,给出了仿真结果和版图.芯片的电源供电电压为1.8 V,功耗为400mW.
|
| 关 键 词： | 分接器 光纤通信 同步数字系列 源极耦合FET逻辑(SCFL) |
| 修稿时间： | 2003-09-18 |
Design of 10 Gbit/s Demultiplexer in 0.18 μm CMOS |
| |
| Xu Yang,Feng Jun. Design of 10 Gbit/s Demultiplexer in 0.18 μm CMOS[J]. Electronic Engineer, 2004, 30(3): 5-6,9 |
| |
| Authors: | Xu Yang Feng Jun |
| |
| Abstract: | |
| |
| Keywords: | CMOS |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
