40 Gb/s高速串行接口接收机模拟前端电路设计 |
| |
引用本文: | 吴新,赵泽亮,吴次南,王自强,李翔宇.40 Gb/s高速串行接口接收机模拟前端电路设计[J].微电子学与计算机,2022(2):114-120. |
| |
作者姓名: | 吴新 赵泽亮 吴次南 王自强 李翔宇 |
| |
摘 要: | 在高速接口电路中,信道对发射信号的高频分量产生很大衰减,造成接收信号产生符号间干扰(InterSym-bol Interference,ISI),接收机需要使用均衡技术来消除干扰.对于不同的衰减信道,不仅仅奈奎斯特频率处的衰减幅值不同,在奈奎斯特频率前的衰减幅频曲线也是不同的,增大均衡的调节范围可以让补偿与信道衰减更匹...
|
关 键 词: | 高速串行接口 PAM4 模拟前端 连续时间线性均衡器 可变增益放大器 |
|
|