| A Low On-Resistance SOI LDMOS using a Trench Gate and a Recessed Drain Ge Rui(葛锐), Luo Xiaorong(罗小蓉)?, Jiang Yongheng(蒋永恒), Zhou Kun(周坤), |
| |
| 作者姓名： | 葛锐 罗小蓉 蒋永恒 周坤 王沛 王琦 王元刚 张波 李肇基 |
| |
| 作者单位： | 电子科技大学,电子科技大学 |
| |
| 基金项目： | Project supported by the National Natural Science Foundation of China （Nos. 60976060, 61176069）, the National Key Laboratory of Analog Integrated Circuit （NLAIC）, China （No. 9140C090304110C0905）, and the State Key Laboratory of Electronic Thin Films and Integrated Devices, China （No. CXJJ201004）. |
| |
| 摘 要： | 本文提出了一种超低比导通电阻(Ron,sp) SOI槽栅凹漏MOSFET(TGRD MOSFET)。正向导通时,槽栅和凹漏的结构增加了导电区域,缩短了电流流经的路径,从而降低了比导通电阻。并且此结构中采用了RESURF结构提高了漂移区浓度,进一步降低了比导通电阻。当TGRD MOSFET的半个元胞尺寸为6.5μm时,它的击穿电压为97V,Ron,sp为0.985mΩ.cm2。与SOI槽栅MOSFET(TG MOSFET)和常规MOSFET(Conventional MOSFET)相比,在相同的BV下,TGRD MOSFET的Ron,sp分别地降低了46%和83%。或者在相同的Ron,sp下,与SOI槽栅槽漏MOSFET(TGTD MOSFET)相比, BV提高了37%。
|
| 关 键 词： | LDMOS 导通电阻 SOI 槽栅 MOSFET 绝缘体上硅 电场分布 击穿电压 |
| 收稿时间： | 2012-01-06 |
| 修稿时间： | 2012-02-19 |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
