基于65nm CMOS用于导航接收机的2mW 50dB范围宽带混合AGC设计

实现了一种用于导航接收机的低功耗宽带混合自动增益控制(AGC)环路。I/Q路中单个AGC由四级可编程增益放大器(PGAs)、差分峰值检测、两个比较器、控制算法逻辑、译码器和参考电压源组成。除了能由AGC环路控制外,PGA的增益也能通过SPI接口由片外数字基带处理器控制。为获得低功耗和噪声,采用一种改进的源简并放大器,且I/Q路间的相位失配能以0.2?精度在?5?范围内校准。整体电路用65nm CMOS实现,测试的PGA总增益为9.8dB~59.5dB,平均步进为0.95dB,且仿真带宽超过110MHz。从射频放大器RFA输入端口加功率-76.7dBm~-56.6dBm跳变的80% AM信号,测试建立时间约为180μs,且随着时钟频率加倍减小到90μs。单个AGC用2.5V电源供电时消耗约0.8mA电流,占用750?300μm2芯片面积。