首页 | 本学科首页   官方微博 | 高级检索  
     

基于SystemVerilog可重用测试平台的实现
引用本文:王鹏,刘万和,刘锐,田毅.基于SystemVerilog可重用测试平台的实现[J].电子技术应用,2015,41(2):61-64.
作者姓名:王鹏  刘万和  刘锐  田毅
作者单位:1. 中国民航大学民用航空器适航审定技术与管理研究中心,天津市民用航空器适航与维修重点实验室,天津300300
2. 中国民航大学安全科学与工程学院,天津,300300
基金项目:国家自然科学基金,中央高校基本科研基金
摘    要:对于中小型设计,传统的验证效率低、可重用性差,而基于方法学的高级验证测试平台搭建较繁琐,验证流程不太灵活。以ARINC429收发器IP核为验证对象,采用System Verilog语言,通过层次化设计,改善工程组织架构,运用虚接口与回调等关键技术,实现了一种可重用测试平台。将不同的测试案例在测试平台上运行,结合断言与覆盖率驱动等验证技术完成了对ARINC429收发器IP核的功能验证,代码覆盖率和功能覆盖率均达到100%。实践表明,该测试平台具有良好的可重用性、易操作性,验证效率较高。

关 键 词:验证  System  Verilog  测试平台  可重用

The implementation of a reusable testbench based on SystemVerilog
Wang Peng,Liu Wanhe,Liu Rui,Tian Yi.The implementation of a reusable testbench based on SystemVerilog[J].Application of Electronic Technique,2015,41(2):61-64.
Authors:Wang Peng  Liu Wanhe  Liu Rui  Tian Yi
Abstract:
Keywords:verification  SystemVerilog  testbench  reusable
本文献已被 万方数据 等数据库收录!
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号