|
|||||
|
|
| SCANGIN:一种降低扫描测试中动态功耗的方法 | |
| 引用本文： | 李佳,胡瑜,李晓维,王伟.SCANGIN:一种降低扫描测试中动态功耗的方法[J].计算机辅助设计与图形学学报,2006,18(9):1391-1396. |
| 作者姓名： | 李佳 胡瑜 李晓维 王伟 |
| 作者单位： | 1. 中国科学院计算技术研究所先进测试技术实验室,北京,100080;中国科学院研究生院,北京,100039 2. 中国科学院计算技术研究所先进测试技术实验室,北京,100080 3. 中国科学院计算技术研究所先进测试技术实验室,北京,100080;合肥工业大学计算机与信息学院,合肥,230009 |
| 基金项目： | 国家重点基础研究发展计划(973计划);国家自然科学基金;中国科学院计算技术研究所资助项目 |
| 摘 要： | 通过调整扫描链上扫描单元顺序与逻辑门插入相结合，以减少扫描移入阶段扫描链上不必要的状态跳变，从而达到降低测试中电路动态功耗的目的．在ISCAS’89基准电路上进行的实验表明，该方法最多能将扫描移入阶段峰值功耗降低94．5％，平均功耗降低93．8％，而面积开销可以忽略不计． |
| 关 键 词： | 可测试性设计 动态功耗 扫描链 |
| 收稿时间： | 2005-10-31 |
| 修稿时间： | 2006-02-28 |
SCANGIN: An Approach for Reducing Dynamic Power Dissipation in Scan Test |
|
| Li Jia,Hu Yu,Li Xiaowei,Wang Wei.SCANGIN: An Approach for Reducing Dynamic Power Dissipation in Scan Test[J].Journal of Computer-Aided Design & Computer Graphics,2006,18(9):1391-1396. | |
| Authors: | Li Jia Hu Yu Li Xiaowei Wang Wei |
| Abstract: | This paper proposes an approach to eliminate unnecessary transitions on scan chains during scan-in phase.By using scan cells reordering in combination with logic gate insertion,it reduces scan-in power dissipation.Experimental results on ISCAS'89 benchmark circuits show that the proposed approach can reduce peak power dissipation by 94.5% during scan test and average power by 93.8%,with ignorable area overhead. |
| Keywords: | design for testability dynamic power dissipation scan chain |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |