| 基于虚拟制造技术的集成电路工艺设计优化 |
| |
| 引用本文： | 王镇,王纪民. 基于虚拟制造技术的集成电路工艺设计优化[J]. 微电子学, 2002, 32(3): 172-174 |
| |
| 作者姓名： | 王镇 王纪民 |
| |
| 作者单位： | 清华大学,微电子学研究所,北京,100084 |
| |
| 摘 要： | ![]()
采用虚拟制造技术对0.8μm双阱LPLV CMOS工艺进行优化，确定了主要的工艺参数。在此基础上，对全工艺过程进行仿真，得到虚拟制造器件和软件测试数据，所得结果与实测数据吻合得很好。
|
| 关 键 词： | 虚拟制造技术 集成电路 工艺设计优化 |
| 文章编号： | 1004-3365(2002)03-0172-03 |
| 修稿时间： | 2001-07-10 |
Optimizing IC Process Design with Virtual Fabrication |
| |
| WANG Zhen,WANG Ji ming. Optimizing IC Process Design with Virtual Fabrication[J]. Microelectronics, 2002, 32(3): 172-174 |
| |
| Authors: | WANG Zhen WANG Ji ming |
| |
| Abstract: | ![]()
|
| |
| Keywords: | CMOS Device Virtual fabrication Process simulation Process optimization |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
