|
|||||
|
|
| BCH纠错码在FPGA上的实现 | |
| 引用本文： | 宋文妙,范寒柏,谢志远,鄂秀焕.BCH纠错码在FPGA上的实现[J].无线电通信技术,2001,27(1):62-64. |
| 作者姓名： | 宋文妙 范寒柏 谢志远 鄂秀焕 |
| 作者单位： | 保定华北电力大学 |
| 摘 要： | 主要介绍了BCH码的结构和一般译码方法,重点讨论了BCH(31,21)的编译码方法,提出了一种适合在FPGA上实现的BCH译码算法。并用ALTERA公司FLEX10K20器件实现了BCH(31,21)纠错编解码。经实验测试,对于码组中任两住随机错误都可以给予纠正,且运行可靠。目前,该BCH编译码器已成功地应用在某数学传输系统中。 |
| 关 键 词： | BCH码 FPGA VHDL语言 EDA技术 |
The Implement of BCH Decoder with FPGA |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |