|
|||||
|
|
| 基于FPGA的10G以太网并行CRC设计 | |
| 引用本文： | 袁征,冶晓隆,郭超.基于FPGA的10G以太网并行CRC设计[J].计算机工程与设计,2014(5):1510-1515. |
| 作者姓名： | 袁征 冶晓隆 郭超 |
| 作者单位： | 国家数字交换系统工程技术研究中心;69019部队 |
| 基金项目： | 国家863高技术研究发展计划基金项目(2011BAH19B04、2011AA01A103、2011AA01A101);国家科技支撑计划课题基金项目(2012BAH02B01、2012BAH02B03) |
| 摘 要： | 为了解决10G以太网通信链路中大规模数据并行CRC校验的实时处理问题,提出了一种基于级联结构的并行CRC校验方法。通过传统CRC编码结构推导出任意延拓序列的CRC校验方法,设计了针对任意延拓序列的CRC校验模块。在校验算法实现中针对传统异或逻辑进行了并行电路改进,降低了电路处理时延。搭建了实验环境对所设计模块进行了验证,实验结果表明,该方法可以有效满足10G以太网接入系统CRC校验要求。 |
| 关 键 词： | 循环冗余校验码 10G以太网 现场可编程门阵列 帧校验序列 |
| 本文献已被 CNKI 等数据库收录！ | |