|
|||||
|
|
| 一种高电源电压抑制比的带隙基准电压源设计 | |
| 作者单位： | 广东工业大学信息工程学院,广州,510006;广州穗源微电子科技有限公司,广州,510006;广东工业大学信息工程学院,广州,510006;河源广工大协同创新研究院,广东,河源,517000 |
| 基金项目： | 广东省重点领域研发计划资助项目;国家自然科学基金;创新科研团队项目 |
| 摘 要： | 基于带隙基准原理,在自偏置共源共栅结构的基础上对传统带隙基准电路进行改进,通过在带隙核心电路中加入对应的NMOS管和PMOS管,构成一个三层叠共源共栅结构,显著提高了带隙基准源的电源电压抑制比。电路采用0.2 μm的SOI工艺实现,实验室测试结果表明,该带隙基准电压源电路正常工作时输出基准电压为1.188 V,温度系数为5.4×10-6/°C,启动时间约为2.2 μs。 |
| 关 键 词： | 带隙基准 自偏置 三层叠共源共栅结构 电源电压抑制比 |
| 收稿时间： | 2020-09-18 |
| 修稿时间： | 2021-01-26 |
| 本文献已被 万方数据 等数据库收录！ | |
| 点击此处可从《固体电子学研究与进展》浏览原始摘要信息 | |
| 点击此处可从《固体电子学研究与进展》下载全文 | |