FPGA构造单向串行LVDS接口RAM存储器

在Xilinx ISE软件平台上,通过硬件描述语言VHDL设计实现了具有单向串行只写总线接口的RAM存储器,并且使用低压差分信号传输技术,降低误码率和串扰。该存储器大大减少了RAM存储器引脚数目,降低了SoC的空间、功耗和成本,资源利用率高,可以更有效地提高CPU访问存储器的速度。最后在Virtex-5开发板上验证通过。