|
|||||
|
|
| 基于梯形图-VHDL的CPLD开发方法研究 | |
| 引用本文： | 肖忠.基于梯形图-VHDL的CPLD开发方法研究[J].电子设计应用,2006(6):84-86. |
| 作者姓名： | 肖忠 |
| 作者单位： | 武汉工业学院,电气信息工程系 |
| 摘 要： | 本文对直接采用CPLD器件设计顺序控制逻辑电路时设计效率不高的问题进行了分析,提出了将梯形图工具与VHDL程序相结合的设计方法以提高设计效率,并研究了用VHDL语言实现梯形图的方法。设计实例证明,这种基于梯形图的VHDL设计方法正确可行,可以提高设计效率。 |
| 关 键 词： | CPLD 梯形图 VHDL |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |