|
|||||
|
|
| 40MS／S全差分采样-保持电路的设计 | |
| 引用本文： | 何茗,巫丛平.40MS／S全差分采样-保持电路的设计[J].成都电子机械高等专科学校学报,2004(4):19-23,36. |
| 作者姓名： | 何茗 巫丛平 |
| 作者单位： | 成都电子机械高等专科学校电子工程系 教师、硕士610031 (何茗)，成都电子机械高等专科学校通信工程系 助教610031(巫丛平) |
| 摘 要： | 介绍一种用于10位分辨率，40MHz采样频率流水线结构模数转换器中的全差分采样一保持电路设计。该采样一保持电路是运用电容下极板采样技术设计的，不仅有效地避免了电荷注入效应引起的采样信号失真，而且消除了时钟馈通效应的不良影响；采用自举模拟开关来提高开关管的栅过驱动电压。采样一保持电路中的运算放大器采用全差分结构，可以省略掉反馈电容。该电路基于3V单电源供电的CMOS工艺，并利用HSPICE模拟软件，采用0．34um工艺条件的BSIM3．V3．1参数模型进行了模拟。 |
| 关 键 词： | 全差分 采样-保持 CMOS 流水线 自举开关 |
| 本文献已被 CNKI 维普 等数据库收录！ | |