| 高速除法器设计及ASIC实现 |
| |
| 引用本文： | 黄秀荪,叶青,仇玉林.高速除法器设计及ASIC实现[J].微电子学与计算机,2008,25(2):133-135. |
| |
| 作者姓名： | 黄秀荪 叶青 仇玉林 |
| |
| 作者单位： | 中国科学院,微电子研究所,北京,100029 |
| |
| 摘 要： | 为提高除法计算的速度,提出了新的基-16算法的高速除法器算法,并以专用集成电路设计方法实现。与MIPS处理器中使用的除法器相比,电路最大延迟减少了27%,计算所需时钟周期数减少了68%,速度性能改善了77%左右。给出了电路的其他性能指标。该电路适用于对运算速度要求非常高的场合。
|
| 关 键 词： | 除法 专用集成电路 基-16 |
| 文章编号： | 1000-7180（2008）02-0133-03 |
| 收稿时间： | 2007-03-13 |
| 修稿时间： | 2007年3月13日 |
High Speed Divider and ASIC Implementation |
| |
| HUANG Xiu-sun,YE Qing,QIU Yu-lin.High Speed Divider and ASIC Implementation[J].Microelectronics & Computer,2008,25(2):133-135. |
| |
| Authors: | HUANG Xiu-sun YE Qing QIU Yu-lin |
| |
| Abstract: | In order to improve the speed of division,a novel algorithm of radix-16 high speed divider and its ASIC implementation are presented.Compared with the divider used in the MIPS core processor,the radix-16 high speed divider can decrease the maximum circuit delay by 27%,decrease the clock cycles needed in one computation by 68%,and improves circuits speed by 77%.The paper gives other properties of the circuits.This circuit is very suitable for high speed applications. |
| |
| Keywords: | division ASIC radix-16 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
