| 低功耗双边沿触发器的逻辑设计 |
| |
| 引用本文： | 吴训威,韦健,Massoud Pedram.低功耗双边沿触发器的逻辑设计[J].电子学报,1999,27(5). |
| |
| 作者姓名： | 吴训威 韦健 Massoud Pedram |
| |
| 作者单位： | 浙江大学电子工程系(吴训威)，美国南加州大学电气工程系统系(韦健) |
| |
| 基金项目： | 国家自然科学基金,浙江省自然科学基金 |
| |
| 摘 要： | 本文从消除时钟信号冗余跳变而致的无效功耗的要求出发，提出双边沿触发器的设计思想与基于与非门的逻辑设计．用ＰＳＰＩＣＥ程序模拟证实了该种触发器具有正确的逻辑功能，能够正常地应用于时序电路的设计，并且由于时钟工作频率减半而导致系统功耗的明显降低．
|
| 关 键 词： | 低功耗，触发器，逻辑设计，集成电路 |
Logic Design of Low Power Double Edge Triggered Flip-Flop |
| |
| Wu Xunwei,Wei Jian,Massoud Pedram.Logic Design of Low Power Double Edge Triggered Flip-Flop[J].Acta Electronica Sinica,1999,27(5). |
| |
| Authors: | Wu Xunwei Wei Jian Massoud Pedram |
| |
| Abstract: | To erase the bootless power dissipation of the redundant leap of the clock,this paper proposes the design of DETFF (double edge triggered flip flop) and the logic structure based on NAND gates.PSPICE simulation shows that this type of flip flop has correct logic function and can be normally used in the design of sequential circuits.By using the half working frequency of the clock,power dissipation of the system can be reduced evidently. |
| |
| Keywords: | Low power Flip flop Logic design Integrated circuits |
| 本文献已被 CNKI 万方数据 等数据库收录！ |
