| 基于数字后处理算法的并行交替采样ADC系统 |
| |
| 引用本文： | 周浩,赵雷,李玉生,刘树彬,安琪.基于数字后处理算法的并行交替采样ADC系统[J].数据采集与处理,2010,25(4). |
| |
| 作者姓名： | 周浩 赵雷 李玉生 刘树彬 安琪 |
| |
| 作者单位： | 中国科学技术大学近代物理系,合肥,230026 |
| |
| 基金项目： | NSAF国家自然科学基金，物理电子学安徽省重点实验室资助项目 |
| |
| 摘 要： | 为了在现有的模/数转换(ADC)芯片的技术条件下提高模/数转换系统的性能,在并行交替采样系统失配误差修正算法的基础上,研制了8-bit 4-Gsps并行交替采样ADC系统.该系统中4个1-Gsps ADC通道并行采样同一模拟信号;以锁相环和可调延迟线芯片为核心,组成低jitter,低skew的多相时钟产生电路,为各ADC逼连提供交替采样时钟;在FPGA芯片双倍速I/O和内部集成锁相环的支持下,使用单片FPGA芯片接收ADc系统产生的高速并行数据,并完成数据同步、重排和缓存,通过USB接口读出.基于模拟数字混合滤波嚣组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差.测试结果表明,该并行交瞽采样ADC系统在4-Gsps采样率下,对200 MHz与803 MHz正弦波信号分别达到6.89 b与5.81 b的ENOB以及51.81 dB和S1.13 dB的SFDR,接近ADC芯片手册给出的性能.
|
| 关 键 词： | 模/数变换 高速电路设计 数字滤波 并行交替采样 |
8-bit 4-Gsps Time-Interleaved ADC Based on Digital Post-Processing Calibration |
| |
| Zhou Hao,Zhao Lei,Li Yusheng,Liu Shubin,An Qi.8-bit 4-Gsps Time-Interleaved ADC Based on Digital Post-Processing Calibration[J].Journal of Data Acquisition & Processing,2010,25(4). |
| |
| Authors: | Zhou Hao Zhao Lei Li Yusheng Liu Shubin An Qi |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
